ALLGEMEINE BESCHREIBUNG

Der AD9152 ist ein dualer 16-Bit-Digital-Analog-Wandler (DAC) mit hohem Dynamikbereich, der eine maximale Abtastrate von 2,25 GSPS bietet und eine Mehrträgererzeugung bis zur Nyquist-Frequenz ermöglicht. Die DAC-Ausgänge sind für den nahtlosen Anschluss an den analogen Quadraturmodulator (AQM) ADRF6720 von Analog Devices, Inc. optimiert. Eine optionale 3-Draht- oder 4-Draht-Schnittstelle (SPI) ermöglicht das Programmieren/Rücklesen vieler interner Parameter. Der volle Ausgangsstrom kann über einen Bereich von 4 mA bis 20 mA programmiert werden. Der AD9152 ist in einem 56-poligen LFCSP-Gehäuse erhältlich. Der AD9152 ist ein Mitglied der TxDAC+ Familie.

 

PRODUKT-HIGHLIGHTS

 

1. die extrem große Signalbandbreite ermöglicht neue Breitband- und Multiband-Mobilfunkanwendungen.

2. fortschrittliche Designtechniken mit geringen Nebengeräuschen und Verzerrungen sorgen für eine hochwertige Synthese von Breitbandsignalen vom Basisband bis zu hohen Zwischenfrequenzen.

3. die Unterstützung von JESD204B Subclass 1 vereinfacht die Multichip-Synchronisation im Software- und Hardware-Design.

4. weniger Pins für die Breite der Datenschnittstelle mit der Serializer/Deserializer (SERDES) JESD204B Vierspurschnittstelle.

5. die programmierbare Sendefreigabefunktion ermöglicht ein einfaches Gleichgewicht zwischen Stromverbrauch und Aufwachzeit.

6. kleine Gehäusegröße mit einer Grundfläche von 8 mm × 8 mm.

 

    FEATURES

    Unterstützt Eingangsdatenraten von bis zu 1,125 GSPS

    Proprietäres Design mit geringen Nebengeräuschen und Verzerrungen

    Einzelträger LTE 20 MHz Bandbreite (BW), ACLR = 77 dBc bei 180 MHz IF

    SFDR = 72 dBc bei 150 MHz IF, -6 dBFS

    Flexible 4-Lane JESD204B Schnittstelle

    Synchronisierung mehrerer Chips

    Feste Latenzzeit

    Kompensation der Latenz des Datengenerators Wählbarer 1×, 2×, 4× und 8× Interpolationsfilter

    Architektur mit geringem Stromverbrauch Erkennung der Eingangssignalleistung

    Not-Aus für den Schutz nachgeschalteter analoger Schaltkreise

    Die Sendeaktivierungsfunktion ermöglicht zusätzliche Energieeinsparungen

    Leistungsstarker, rauscharmer PLL-Taktmultiplikator (Phase-Locked Loop)

    Digitaler inverser Sinusfilter und programmierbarer FIR-Filter (Finite Impulswiedergabe)

    Niedrige Leistung: 1223 mW bei 1,5 GSPS, 1406 mW bei 2,0 GSPS, volle Betriebsbedingungen

    56-poliger LFCSP mit freiliegendem Pad

     

    ANWENDUNGEN

    Drahtlose Kommunikation

    LTE- und GSM-Basisstationen mit mehreren Trägern

    Breitband-Repeater

    Softwaredefinierte Funkgeräte

    Breitbandkommunikation

    Punkt-zu-Punkt-Mikrowellenfunkgeräte

    LMDS/MMDS

    Sende-Diversity, Mehrfacheingang/Mehrfachausgang (MIMO) Instrumentierung

    Automatisierte Testgeräte

     

    ARBEITSTHEORIE

    Der AD9152 ist ein 16-Bit-Dual-DAC mit einer SERDES-Schnittstelle. Vier serielle Hochgeschwindigkeits-Lanes übertragen Daten mit einer maximalen Geschwindigkeit von 12,38 Gbps und einer Eingangsdatenrate von 1,238 GSPS zu den DACs. Im Vergleich zu LVDS- oder CMOS-Schnittstellen vereinfacht die SERDES-Schnittstelle die Anzahl der Pins, das Platinenlayout und die Anforderungen an den Eingangstakt für das Gerät. Der Takt für die Eingangsdaten wird vom Gerätetakt abgeleitet (von der JESD204B-Spezifikation gefordert). Dieser Gerätetakt kann mit einem PLL-Referenztakt, der von der On-Chip-PLL verwendet wird, um einen DAC-Takt zu erzeugen, mit einem hochgenauen direkten externen DAC-Abtasttakt oder mit einem RF-Takt mit 2× DAC-Frequenz gespeist werden. Der Baustein kann je nach erforderlicher Eingangsdatenrate für den Betrieb in einem Ein-, Zwei- oder Vierspurmodus konfiguriert werden. Der digitale Datenpfad des AD9152 bietet vier Interpolationsmodi (1×, 2×, 4× und 8×) durch drei Halbbandfilter mit einer maximalen DAC-Abtastrate von 2,25 GSPS. Ein inverser Sinc-Filter kompensiert den sinc-bedingten Roll-Off. Der PFIR-Filter kompensiert die Verstärkung über die Frequenz auf eine flexiblere Weise. Die AD9152 DAC-Cores bieten einen vollständig differenziellen Stromausgang mit einem nominalen Full-Scale-Strom von 20 mA. Der Vollstrom, IOUTFS, ist vom Benutzer einstellbar und liegt typischerweise zwischen 4,04 mA und 20,22 mA. Die differentiellen Stromausgänge sind komplementär und wurden für eine einfache Integration mit dem ADRF6720 AQM von Analog Devices optimiert. Der AD9152 ist in der Lage, mehrere DACs zu synchronisieren und einen konstanten und deterministischen Latenzpfad (Latency Locking) für die DACs einzurichten. Die Latenz für jeden der DACs bleibt von Verbindungsaufbau zu Verbindungsaufbau konstant. Ein externes Ausrichtungssignal (SYSREF±) macht den AD9152 Subclass 1 konform. Im System stehen mehrere Modi für die Handhabung des SYSREF±-Signals zur Verfügung. Ein SPI konfiguriert die verschiedenen Funktionsblöcke und überwacht deren Status. Die verschiedenen Funktionsblöcke und die Datenschnittstelle müssen für einen ordnungsgemäßen Betrieb in einer bestimmten Reihenfolge eingerichtet werden (siehe Abschnitt Device Setup Guide). Einfache SPI-Initialisierungsroutinen richten die JESD204B-Verbindung ein und sind im Lieferumfang des Evaluation Boards enthalten. In den folgenden Abschnitten werden die verschiedenen Blöcke des AD9152 detaillierter beschrieben. Sie finden Beschreibungen der JESD204B-Schnittstelle, der Steuerparameter und der verschiedenen Register zur Einrichtung und Überwachung des Geräts. Die empfohlene Startroutine stellt die Datenverbindung zuverlässig her.