Beschreibung:

Der AD9146BCPZ ist ein dualer Digital-Analog-Wandler (DAC) mit hohem Dynamikbereich, der eine Abtastrate von 1230 MSPS bietet und die Erzeugung von Mehrträgern bis zur Nyquist-Frequenz ermöglicht.

Der AD9146BCPZ TxDAC+® verfügt über Funktionen, die für Sendeanwendungen mit direkter Konvertierung optimiert sind, einschließlich komplexer digitaler Modulation sowie Verstärkungs- und Offsetkompensation. Die DAC-Ausgänge sind so optimiert, dass sie nahtlos mit analogen Quadraturmodulatoren, wie z.B. der ADL537x F-MOD-Serie von Analog Devices, Inc. Eine serielle 3-Draht-Schnittstelle ermöglicht die Programmierung/Rücklesung vieler interner Parameter. Der volle Ausgangsstrom kann über einen Bereich von 8,7 mA bis 31,7 mA programmiert werden. Der AD9146BCPZ wird in einem 48-poligen LFCSP-Gehäuse geliefert.

Ein proprietäres DAC-Ausgangsschaltverfahren verbessert die dynamische Leistung.
Die Stromausgänge lassen sich leicht für verschiedene Single-Ended- oder Differential-Schaltungstopologien konfigurieren.
Die kompakte LVDS-Digitalschnittstelle bietet einen Datenbus mit reduzierter Breite.

 

Eigenschaften：

Flexible LVDS-Schnittstelle ermöglicht das Laden von Bytes oder Nibbles
Einzelträger W-CDMA ACLR = 80 dBc bei 122,88 MHz IF
Analoger Ausgang: einstellbar 8,7 mA bis 31,7 mA,
RL = 25 Ω bis 50 Ω
Integrierter 2×/4× Interpolator/Komplexmodulator ermöglicht Trägerplatzierung an beliebiger Stelle in der DAC-Bandbreite
Verstärkung, DC-Offset und Phasenanpassung für Seitenbandunterdrückung
Mehrere Chip-Synchronisationsschnittstellen
Leistungsstarker, rauscharmer PLL-Taktmultiplikator
Digitaler inverser Sinusfilter
Geringe Leistung: 1,2 W @ 1,0 GSPS, 800 mW @ 500 MSPS, volle Betriebsbedingungen
48-polig, freiliegendes Paddle LFCSP

 

Anwendungen:

Drahtlose Infrastruktur
W-CDMA, CDMA2000, TD-SCDMA, WiMAX, GSM, LTE
Digitale Hoch- oder Tief-ZF-Synthese
Vielfalt übertragen
Breitbandkommunikation: LMDS/MMDS, Punkt-zu-Punkt

 

BEGLEITPRODUKTE

IQ Modulatoren: ADL5370, ADL537x Familie

IQ Modulatoren mit PLL und VCO: ADRF6701, ADRF670x Familie

Takttreiber: AD9516, AD951x Familie

Spannungsregler Design Tool: ADIsimPower

 

SPEZIFIKATIONEN

GLEICHSTROM-SPEZIFIKATIONEN, DIGITALE SPEZIFIKATIONEN, WECHSELSTROM-SPEZIFIKATIONEN,

TMIN bis TMAX, AVDD33 = 3,3 V, DVDD18 = 1,8 V, CVDD18 = 1,8 V, IFS = 20 mA, maximale Abtastrate, sofern nicht anders angegeben.

Basierend auf einem 10 kΩ externen Widerstand zwischen FSADJ und AVSS.

Der LVDS-Empfänger entspricht dem IEEE 1596 Link mit reduzierter Reichweite, sofern nicht anders angegeben.

 

WÄRMEBESTÄNDIGKEIT

Das freiliegende Pad (EPAD) des 48-poligen LFCSP muss mit der Massefläche (AVSS) verlötet werden. Das EPAD stellt eine elektrische, thermische und mechanische Verbindung zur Platine her.

Typische θJA-, θJB- und θJC-Werte sind für eine 4-Schicht-Platine und eine 8-Schicht-Platine in ruhender Luft angegeben. Der Luftstrom erhöht die Wärmeableitung und reduziert effektiv θJA und θJB.

EPAD auf Grundplatte gelötet

 

ARBEITSTHEORIE

Hohe Leistung, geringe Größe und niedriger Stromverbrauch machen den AD9146 zu einem sehr attraktiven DAC für drahtgebundene und drahtlose Kommunikationssysteme. Der duale digitale Signalpfad und die duale DAC-Struktur ermöglichen eine einfache Schnittstelle zu gängigen Quadraturmodulatoren bei der Entwicklung von Einseitenband-Sendern (SSB). Der AD9146 bietet Funktionen, die eine vereinfachte Synchronisation mit eingehenden Daten und zwischen mehreren Geräten ermöglichen. Auf dem Chip befinden sich auch zusätzliche DACs. Die Hilfs-DACs können zur Kompensation des Ausgangs-Gleichstrom-Offsets (zur LO-Kompensation in SSB-Sendern) und zur Verstärkungsanpassung (zur Optimierung der Bildunterdrückung in SSB-Sendern) verwendet werden.

 

BYTE-SCHNITTSTELLENMODUS

Im Byte-Modus ist das DCI-Signal ein Referenzbit, das zur Erzeugung des Datenabtasttakts verwendet wird und zeitlich mit den Daten abgestimmt sein sollte. Das höchstwertige Byte der Daten sollte DCI High entsprechen und das niedrigstwertige Byte der Daten sollte DCI Low entsprechen. Das FRAME-Signal gibt an, an welchen DAC die Daten gesendet werden. Wenn FRAME High ist, werden die Daten an den I DAC gesendet; wenn FRAME Low ist, werden die Daten an den Q DAC gesendet.