ALLGEMEINE BESCHREIBUNG

Der ADATE207 ist ein Timing-Generator und Formatierer für automatische Testgeräte (ATE). Der ADATE207 bietet vier unabhängige Kanäle mit einer Basisvektorrate von 100 MHz für Timing und Formatierung für digitale ATE-Pins. Er bildet die Schnittstelle zwischen dem Musterspeicher und den Treiber-, Komparator- und Lastchips (DCL) für komplette digitale Pins. Der ADATE207 akzeptiert bis zu acht Bits an Musterdaten pro Pin und kann formatierte Ausgaben erzeugen und Vergleiche der erwarteten Antworten des Prüflings durchführen.

Jeder Kanal des ADATE207 bietet 256 wählbare Wellenformen, wobei jede Wellenform aus bis zu vier möglichen Ereignissen besteht. Jedes Ereignis besteht aus einer programmierbaren Zeitflanke und einem STIL-kompatiblen (IEEE Standard 1450-1999) Satz.

Jeder Timing-Flankengenerator kann eine Flanke mit einer Spanne von vier Perioden mit einer Auflösung der Flankenplatzierung von 39,06 ps erzeugen. Die Verzögerungsgeneratoren verwenden einen Referenz-Mastertakt von 100 MHz und bieten programmierbare Verzögerungen, die auf Zählungen des Taktes und einem kompensierten analogen CMOS-Timing-Vernierer basieren. Die programmierbaren Verzögerungsgeneratoren können zusätzlich durch einen globalen 8-Bit-Eingangswert verzögert werden, der für alle Flanken gemeinsam gilt.

Die Format- und Vergleichslogik unterstützt ×2-Pin-Multiplexing, so dass Sie die Anzahl der Pins gegen die Geschwindigkeit eintauschen können.

Jeder Kanal bietet eine 4-Bit-DUT-Ausgangserfassung, die Mixed-Signal-Empfangsspeicheranwendungen unterstützt. Die Fehlererkennungslogik umfasst ein 32-Bit-Fehlerakkumulationsregister pro Kanal.

Eine externe TMU wird mit drei 8-zu-1-Multiplexern unterstützt. Damit können die dualen Komparatorausgänge eines beliebigen Pins auf einen der drei Ausgänge gemultiplext werden: Arm-, Start- oder Stoppsignale.

 

FEATURES

4-Kanal Timing Formatierer

256 Wellenformen pro Kanal

4 unabhängige Ereignisflanken pro Wellenform

STIL IEEE 1450-1999-kompatible Ereignisse

4-Perioden-Bereich für jede Kante

39.06 ps zeitliche Auflösung

2,5 ns minimale Flankenwiederholrate

Alle Laufwerksformate werden unterstützt

100 MHz Basisvektorrate ×2 und ×4 Hochgeschwindigkeitsmodi ×2 Pin-Multiplexing

1 ns minimale Pulsbreite 32-Bit-Fehlerzähler pro Kanal

4-Bit-Pin-Erfassung pro Kanal

Luftgekühltes, stromsparendes CMOS-Design

6 W bei 100 MHz Basistakt

2,5 V Stromversorgung

Differenzielle DCL-Schnittstellensteuerung

TMU-Multiplexer

 

ANWENDUNGEN

Automatische Testgeräte (ATE) Digitale Hochgeschwindigkeitsinstrumente Impulserzeugung

 

ARBEITSTHEORIE

WELLENFORMSPEICHER

Die Musterdaten werden verwendet, um den Wellenformspeicher zu adressieren. Sie sind acht Bit breit pro Kanal und unterstützen 256 einzigartige Wellenformen. Die Datenbreite des Wellenformspeichers beträgt 26 Bit pro Ereignis oder 104 Bit pro Pin. Die Datenbits des Wellenformspeichers sind in zwei Felder unterteilt, ein 22 Bit breites Verzögerungsfeld und ein 4 Bit breites Ereigniscodefeld. Der Wellenformspeicher ist ein Dual-Port-Speicher, der den CPU-Zugriff während des Pattern Bursting ermöglicht. Die Musterdaten werden als Zeiger auf eine der 256 definierten Wellenformen verwendet und können in Vektordaten und einen Zeitsetzungszeiger unterteilt werden. Bei Verwendung von drei Bits der Vektordaten für den Pin-Status können die anderen fünf Bits als 32 mögliche Zeitsets verwendet werden. Bei der Unterstützung von zwei E/A pro Zyklus können zwei Sätze von 3-Bit-Vektordaten in Kombination mit zwei Bits eines Zeitsatzzeigers verwendet werden, was vier

mögliche Zeitsets. Ein unkomplizierter Kompromiss zwischen Zeitsätzen und Gerätevektoren pro Testerzyklus ist möglich. Musterdaten werden mit dem Eingangssignal PAT_DATA_VALID qualifiziert. Wenn es aktiviert ist, werden die Musterdaten ausgewertet. Wenn es nicht aktiviert ist, werden Ereignisse und Zeitflanken deaktiviert und die eingegebenen Musterdaten ignoriert.

EREIGNIS-GENERATOREN

Jeder Kanal verfügt über vier programmierbare Ereignisgeneratoren. Jeder Ereignisgenerator gibt eine Verzögerung, einen Ereigniscode aus dem Wellenformspeicher und ein 8-Bit INPUT_DELAY ein. Die Wellenformverzögerung und das 8-Bit INPUT_DELAY ergeben zusammen programmierbare Verzögerungen vom Beginn des T0-Zyklus. Jede programmierbare Verzögerung kann bis zu 4 T0-Perioden und bis zu 163 μs mit einer nominalen Verzögerungsauflösung von 39,06 ps umfassen. Es gibt 16 mögliche Ereignisse. Diese Ereignisse sind

kompatibel mit STIL-Wellenform-Ereignissen, wie in Tabelle 8 gezeigt, um alle herkömmlichen Ansteuerungs- und Vergleichsformate zu erstellen. Es gibt eine programmierbare Pipeline-Verzögerung mit einer Auflösung von 2,5 ns zwischen den Ansteuerungsereignissen und den Vergleichsereignissen, die eine Kompensation der Round Trip Delay (RTD) ermöglicht.