Beschreibung:

Der CY7C027 und CY7C028 sind stromsparende CMOS 32K, 64K × 16 Dual-Port statische RAMs. Die Bausteine enthalten verschiedene Arbitrierungsschemata, um Situationen zu bewältigen, in denen mehrere Prozessoren auf dieselben Daten zugreifen. Es sind zwei Ports vorhanden, die einen unabhängigen, asynchronen Zugriff für Lese- und Schreibvorgänge auf jede beliebige Speicherstelle ermöglichen. Die Bausteine können als eigenständige statische 16-Bit Dual-Port-RAMs verwendet werden oder mehrere Bausteine können kombiniert werden, um als 32-Bit oder breiteres statisches Master/Slave Dual-Port-RAM zu funktionieren. Ein M/S-Pin ermöglicht die Implementierung von 32-Bit- oder breiteren Speicheranwendungen, ohne dass separate Master- und Slave-Bausteine oder zusätzliche diskrete Logik erforderlich sind. Zu den Anwendungsbereichen gehören Interprozessor- und Multiprozessor-Designs, Kommunikationsstatuspufferung und Dual-Port-Video-/Grafikspeicher.

Jeder Port hat unabhängige Steuerpins: Duale Chipfreigabe (CE0 und CE1), Lese- oder Schreibfreigabe (R/W) und Ausgangsfreigabe (OE). An jedem Port gibt es zwei Flags (BUSY und INT). BUSY signalisiert, dass der Port versucht, auf denselben Speicherplatz zuzugreifen, auf den gerade der andere Port zugreift. Das Interrupt-Flag (INT) ermöglicht die Kommunikation zwischen Ports oder Systemen über eine Mailbox. Die Semaphoren werden verwendet, um ein Flag oder Token von einem Port zum anderen weiterzugeben, um anzuzeigen, dass eine gemeinsame Ressource in Gebrauch ist. Die Semaphore-Logik besteht aus acht gemeinsam genutzten Latches. Nur eine Seite kann das Latch (Semaphor) zu jeder Zeit kontrollieren. Die Kontrolle eines Semaphors zeigt an, dass eine gemeinsam genutzte Ressource in Gebrauch ist. Eine automatische Abschaltfunktion wird für jeden Port unabhängig von den Chip-Enable-Pins gesteuert

Der CY7C027 und der CY7C028 sind im 100-Pin Thin Quad Flat Pack (TQFP) Gehäuse erhältlich.

Der CY7C027 und CY7C028 sind Veraltet

 

Eigenschaften：

Echte Dual-Port-Speicherzellen, die den gleichzeitigen Zugriff auf denselben Speicherplatz ermöglichen
64K × 16 Organisation (CY7C028)
0,35 Mikrometer CMOS für optimale Geschwindigkeit und Leistung
Hochgeschwindigkeitszugriff: 15 und 20 ns
Niedrige Betriebsleistung
Aktiv: ICC = 180 mA (typisch)
Standby: ISB3 = 0,05 mA (typisch)
Vollständig asynchroner Betrieb
Automatisches Ausschalten
Erweiterbarer Datenbus auf 32 Bit oder mehr mit Master/Slave Chip Select bei Verwendung von mehr als einem Gerät
On-Chip Arbitrierungslogik
Semaphore enthalten, um Software-Handshaking zwischen Ports zu ermöglichen
INT-Flags für Port-zu-Port-Kommunikation
Getrennte Steuerung von Upper-Byte und Lower-Byte
Dualer Chip ermöglicht
Pinauswahl für Master oder Slave
Kommerzielle und industrielle Temperaturbereiche
Verfügbar in 100-pin TQFP
Pb-freie Pakete verfügbar

 

Modus der Datenaufbewahrung:

Der CY7C027 und der CY7C028 wurden mit Blick auf ein Batterie-Backup entwickelt. Datenerhaltungsspannung und Versorgungsstrom sind über die Temperatur garantiert. Die folgenden Regeln gewährleisten den Datenerhalt:

  1. Die Chipfreigabe (CE) muss während der Datenspeicherung auf HIGH gehalten werden, innerhalb von VCC bis VCC - 0.2 V.
  2. CE muss während der Ein- und Ausschaltvorgänge zwischen VCC - 0.2 V und 70% von VCC gehalten werden.
  3. Der RAM kann den Betrieb > tRC aufnehmen, nachdem VCC die minimale Betriebsspannung (4,5 V) erreicht hat.

ANMERKUNGEN:

Zu Beginn und nach allen Design- oder Prozessänderungen, die sich auf diese Parameter auswirken könnten, getestet

CE = VCC, VIN = GND nach VCC, TA = 25 °C. Dieser Parameter ist garantiert, aber nicht getestet.

 

Architektur:

Der CY7C027 und CY7C028 bestehen aus einem Array von 32K und 64K Wörtern zu je 16 Bit aus Dual-Port-RAM-Zellen, E/A- und Adressleitungen und Steuersignalen (CE, OE, R/W). Diese Steuerpins ermöglichen einen unabhängigen Zugriff für Lese- oder Schreibvorgänge auf jeden beliebigen Speicherplatz. Für den gleichzeitigen Schreib-/Lesezugriff auf denselben Speicherplatz ist an jedem Port ein BUSY-Pin vorhanden. Zwei Interrupt-Pins (INT) können für die Port-zu-Port-Kommunikation verwendet werden. Zwei Semaphore (SEM)-Steuerpins werden für die Zuweisung gemeinsamer Ressourcen verwendet. Mit dem M/S-Pin können die Geräte als Master (BUSY-Pins sind Ausgänge) oder als Slave (BUSY-Pins sind Eingänge) fungieren. Die Geräte verfügen außerdem über eine automatische Abschaltfunktion, die von CE gesteuert wird. Jeder Port verfügt über eine eigene Ausgangsfreigabesteuerung (OE), mit der Daten aus dem Gerät gelesen werden können.