Beschreibung

Die PIC12(L)F1571/2 Mikrocontroller kombinieren die Fähigkeiten von 16-Bit-PWMs mit Analog und eignen sich damit für eine Vielzahl von Anwendungen. Diese Bausteine bieten drei 16-Bit-PWMs mit unabhängigen Timern für Anwendungen, bei denen eine hohe Auflösung erforderlich ist, wie z.B. LED-Beleuchtung, Schrittmotoren, Netzteile und andere Allzweckanwendungen. Die unabhängige Kernperipherie (16-Bit-PWMs, komplementärer Wellenformgenerator), der Enhanced Universal Synchronous Asynchronous Receiver Transceiver (EUSART) und die Analogtechnik (ADCs, Komparator und DAC) ermöglichen eine geschlossene Rückkopplung und Kommunikation für den Einsatz in verschiedenen Marktsegmenten. Die EUSART-Peripherie ermöglicht die Kommunikation für Anwendungen wie LIN.

Diese Gerätefamilie enthält einen verbesserten 8-Bit-CPU-Kern für die Mittelklasse. Die CPU verfügt über 49 Befehle. Die Interrupt-Fähigkeit umfasst eine automatische Kontextspeicherung. Der Hardware-Stack ist 16 Ebenen tief und verfügt über Overflow- und Underflow-Reset-Funktionen. Direkte, indirekte und relative Adressierungsmodi sind verfügbar. Zwei File Select Register (FSRs) bieten die Möglichkeit, Programm- und Datenspeicher zu lesen.

  • Automatisches Speichern des Unterbrechungskontexts
  • 16-stufiger Stapel mit Überlauf und Unterlauf
  • File Select Registers
  • Befehlssatz

 

Eigenschaften

C-Compiler Optimierte RISC-Architektur

Nur 49 Anweisungen

Betriebsgeschwindigkeit:

- DC - 32 MHz Takteingang

- 125 ns minimaler Befehlszyklus

Fähigkeit zur Unterbrechung

16-stufiger tiefer Hardware-Stapel

Zwei 8-Bit Timer

Ein 16-Bit Timer

Drei zusätzliche 16-Bit Timer, die die 16-Bit PWMs nutzen

Einschalt-Reset (POR)

Einschalt-Timer (PWRT)

Low-Power Brown-out Reset (LPBOR)

Programmierbarer Watchdog Timer (WDT) bis zu 256s

Programmierbarer Code-Schutz

 

eXtreme Low-Power (XLP) Merkmale:

Schlafmodus: 20 nA @ 1.8V, typisch

Watchdog Timer: 260 nA @ 1.8V, typisch

Betriebsstrom:

- 30 A/MHz @ 1,8V, typisch

 

Digitale Peripheriegeräte:

16-Bit PWM:

- Drei 16-Bit-PWMs mit unabhängigen Timern

- Mehrere Ausgabemodi (Flankenausrichtung, Zentrumsausrichtung, Setzen und Umschalten bei Registerübereinstimmung)

- Benutzereinstellungen für Phase, Tastverhältnis, Periode, Offset und Polarität

- 16-Bit-Timer-Fähigkeit

- Interrupts werden aufgrund von Timer-Übereinstimmungen mit den Registern Offset, Duty Cycle, Period und Phase erzeugt

Komplementärer Wellenformgenerator (CWG):

- Kontrolle der ansteigenden und abfallenden Flanke des Totbereichs

- Mehrere Signalquellen

Enhanced Universal Synchronous Asynchronous Receiver Transceiver (EUSART):

- Unterstützt LIN-Anwendungen

 

VERBESSERTE MITTELKLASSE-CPU

Diese Gerätefamilie enthält einen verbesserten 8-Bit-CPU-Kern für die Mittelklasse. Die CPU verfügt über 49 Befehle. Die Interrupt-Fähigkeit umfasst eine automatische Kontextspeicherung. Der Hardware-Stack ist 16 Ebenen tief und verfügt über Overflow- und Underflow-Reset-Funktionen. Direkte, indirekte und relative Adressierungsmodi sind verfügbar. Zwei File Select Register (FSRs) bieten die Möglichkeit, Programm- und Datenspeicher zu lesen.

  • Automatisches Speichern des Unterbrechungskontexts
  • 16-stufiger Stapel mit Überlauf und Unterlauf
  • File Select Registers
  • Befehlssatz

Bei Unterbrechungen werden bestimmte Register automatisch in Schattenregistern gespeichert und bei der Rückkehr aus der Unterbrechung wiederhergestellt. Dies spart Stack-Speicherplatz und Benutzercode.

Diese Geräte verfügen über einen Hardware-Stack-Speicher, der 15 Bit breit und 16 Worte tief ist. Ein Stack-Überlauf oder -Unterlauf setzt das entsprechende Bit (STKOVF oder STKUNF) im PCON-Register und führt, falls aktiviert, zu einem Software-Reset.

Es gibt zwei 16-Bit File Select Register (FSR). FSRs können auf alle Dateiregister und den Programmspeicher zugreifen, was einen einzigen Datenzeiger für den gesamten Speicher ermöglicht. Wenn ein FSR auf den Programmspeicher zeigt, gibt es einen zusätzlichen Befehlszyklus in Befehlen, die INDF verwenden, damit die Daten abgerufen werden können. Der Mehrzweckspeicher kann jetzt auch linear adressiert werden, was den Zugriff auf zusammenhängende Daten von mehr als 80 Byte ermöglicht. Außerdem gibt es neue Anweisungen zur Unterstützung der FSRs.

Es gibt 49 Anweisungen für die erweiterte Midrange-CPU, um die Funktionen der CPU zu unterstützen.

 

SPEICHERORGANISATION

Diese Geräte enthalten die folgenden Arten von Speicher:

  • Programmspeicher:

- Konfiguration Wörter

- Geräte-ID

- Benutzer-ID

- Flash-Programm-Speicher

  • Datenspeicher:

- Kern-Register

- Register für Sonderfunktionen

- Allzweck-RAM

- Gemeinsamer Arbeitsspeicher

Die folgenden Funktionen beziehen sich auf den Zugriff und die Kontrolle des Programmspeichers und des Datenspeichers:

  • PCL und PCLATH
  • Stapel
  • Indirekte Adressierung