Descripción:

El AD9154BCPZ es un convertidor digital-analógico (DAC) cuádruple de 16 bits y alto rango dinámico que proporciona una frecuencia de muestreo máxima de 2,4 GSPS, permitiendo la generación de multiportadoras hasta la frecuencia de Nyquist en modo de banda base. El AD9154BCPZ incluye características optimizadas para aplicaciones de transmisión de conversión directa, incluyendo modulación digital compleja, detección de potencia de la señal de entrada y compensación de ganancia, fase y offset. Las salidas DAC están optimizadas para interactuar perfectamente con el modulador de cuadratura de radiofrecuencia (AQM) ADRF6720-27 de Analog Devices, Inc. En modo mixto, el DAC AD9154BCPZ puede reconstruir portadoras en la segunda y tercera zonas de Nyquist. Una interfaz de puerto serie (SPI) proporciona la programación/lectura de parámetros internos. La corriente de salida a escala completa puede programarse en un rango de 4 mA a 20 mA.

 

Características：

Admite velocidades de entrada de datos de hasta 1 GSPS
Diseño propio de baja distorsión y espurias
Una sola portadora LTE 20 MHz de ancho de banda (BW), ACLR = 77 dBc a 180 MHz de FI
GSM de seis portadoras IMD = 78 dBc, separación entre portadoras de 600 kHz a 180 MHz de FI
SFDR = 72 dBc a 180 MHz de FI, -6 dBFS tono único
Interfaz JESD204B flexible de 8 carriles
Sincronización de múltiples chips
Latencia fija
Compensación de la latencia del generador de datos
Detección de potencia de la señal de entrada
Multiplicador de reloj de bucle sincronizado en fase (PLL) de alto rendimiento y bajo nivel de ruido
Filtro digital sinc inverso
Modulación digital en cuadratura mediante un oscilador controlado numéricamente (NCO)
Selección de banda Nyquist - modo mixto
Filtros de interpolación 1×, 2×, 4× y 8× seleccionables
Bajo consumo: 2,11 W a 1,6 GSPS, en plenas condiciones de funcionamiento

 

Aplicaciones:

Estaciones base multiportadora LTE y GSM
Repetidores de banda ancha
Radios definidas por software
Comunicaciones de banda ancha
Radio microondas punto a punto
Diversidad de transmisión, entrada múltiple/salida múltiple (MIMO)
Equipos de ensayo automatizados

 

TEORÍA DE FUNCIONAMIENTO

El AD9154 es un DAC cuádruple de 16 bits con una interfaz SERDES.Ocho carriles serie de alta velocidad transportan datos al AD9154.

El reloj para los datos de entrada se deriva del reloj del dispositivo tal y como se indica en la especificación JESD204B). Este reloj de dispositivo se puede alimentar con un reloj de referencia de bucle de enganche de fase (PLL) utilizado por el PLL en chip para generar un reloj DAC o un reloj de muestreo DAC externo directo de alta fidelidad. El dispositivo puede configurarse para funcionar en modos de uno, dos, cuatro u ocho canales, en función de la velocidad de entrada de datos requerida. El DAC cuádruple puede configurarse como un dispositivo de doble enlace con cada enlace JESD204B que proporciona datos para un par de DAC duales para añadir flexibilidad a la aplicación.

La ruta de datos de procesamiento de señal del AD9154 ofrece cuatro modos de interpolación (1×, 2×, 4× y 8×) a través de tres filtros de media banda. Un filtro sinc inverso compensa el rolloff sinc de salida del DAC. Un modulador digital en fase y cuadratura cubre un par de señales de entrada DAC a una frecuencia IF dentro de la primera zona de Nyquist del DAC programado en un NCO. Los ajustes de ganancia, fase, desplazamiento de CC y retardo de grupo pueden predistorsionar de forma programable las señales de entrada del DAC para mejorar la transmisión de LO y el rendimiento de cancelación de banda lateral no deseada de un modulador de cuadratura analógico que sigue al AD9154 en una cadena de señal de transmisor.

Los núcleos DAC AD9154 proporcionan una salida de corriente diferencial con una corriente nominal a escala completa de 20 mA. Las salidas de corriente diferencial están optimizadas para la integración con el modulador de cuadratura de banda ancha ADRF6720-27 de Analog Devices.

El AD9154 tiene un mecanismo para la sincronización multichip, así como un mecanismo para lograr una latencia determinista (bloqueo de latencia). La latencia para cada DAC permanece constante desde el establecimiento del enlace hasta el establecimiento del enlace. El AD9154 hace uso de la señal JESD204B Subclass 1 SYSREF para establecer la sincronización multichip.

Los distintos bloques funcionales y la interfaz de datos deben configurarse en una secuencia específica para que funcionen correctamente (consulte la sección Dispositivo

Guía de configuración). Esta hoja de datos describe detalladamente los distintos bloques del AD9154, incluyendo descripciones de la interfaz JESD204B, los parámetros de control y los distintos registros que configuran y monitorizan el dispositivo. La rutina de arranque recomendada configura el enlace de datos de forma fiable.