DESCRIPCIÓN GENERAL

El AD7671 es un convertidor analógico-digital SAR de redistribución de carga de 16 bits y 1 MSPS que funciona con una sola fuente de alimentación de 5 V. Contiene un ADC de muestreo de 16 bits de alta velocidad, un escalador de entrada de resistencia que permite varios rangos de entrada, un reloj de conversión interno, circuitos de corrección de errores y puertos de interfaz de sistema serie y paralelo. El AD7671 se calibra en fábrica por hardware y se prueba exhaustivamente para garantizar parámetros de CA como la relación señal/ruido (SNR) y la distorsión armónica total (THD), además de los parámetros de CC más tradicionales de ganancia, offset y linealidad. Dispone de un modo de velocidad de muestreo muy alta (Warp), un modo rápido (Normal) para aplicaciones de velocidad de conversión asíncrona y, para aplicaciones de baja potencia, un modo de potencia reducida (Impulse) en el que la potencia se escala con el rendimiento.

 

PRODUCTOS DESTACADOS

  1. Rápido rendimiento El AD7671 es un ADC SAR de 16 bits, redistribución de carga y muy alta velocidad (1 MSPS en modo Warp y 800 kSPS en modo normal).
  1. Funcionamiento con una sola fuente de alimentación El AD7671 funciona con una sola fuente de alimentación de 5 V, disipa sólo 112 mW típicos, incluso menos cuando se utiliza un rendimiento reducido con el modo de potencia reducida (Impulse) y un modo de apagado.
  2. INL superior El AD7671 tiene una no linealidad integral máxima de 2,5 LSB sin falta de código de 16 bits.
  1. Interfaz serie o paralelo Disposición versátil de interfaz paralelo (8 bits o 16 bits) o serie de 2 hilos compatible con lógica de 3 V o 5 V.

 

CARACTERÍSTICAS

Rendimiento

1 MSPS (Modo Warp)

800 kSPS (modo normal)

INL: 2,5 LSB máx. ( 0,0038% del fondo de escala)

Resolución de 16 bits sin códigos perdidos

S/(N+D): 90 dB Typ @ 250 kHz

THD: -100 dB típico a 250 kHz

Rangos de tensión de entrada analógica

Bipolar: 10 V, 5 V, 2,5 V

Unipolar: 0 V a 10 V, 0 V a 5 V, 0 V a 2,5 V

Especificaciones para CA y CC

Sin retrasos en el oleoducto

Interfaz paralela (8/16 bits) y serie 5 V/3 V

Compatible con SPI/QSPI™/MICROWIRE™/DSP

Funcionamiento con alimentación de 5 V

Disipación de potencia

112 mW Típico

15 W @ 100 SPS

Modo de desconexión: 7 W máx.

Encapsulado: 48-Lead Quad Flatpack (LQFP)

Encapsulado: 48-Lead Chip Scale (LFCSP)

Actualización compatible pin a pin del AD7665/AD7664

 

APLICACIONES

Adquisición de datos

Comunicación

Instrumentación

Análisis del espectro

Instrumentos médicos

Control de procesos

 

DEFINICIÓN DE PLIEGO DE CONDICIONES

Error de no linealidad integral (INL) El error de linealidad se refiere a la desviación de cada código individual de una línea trazada desde "escala completa negativa" a través de "escala completa positiva." El punto utilizado como escala completa negativa ocurre 1/2 LSB antes de la primera transición de código. La escala completa positiva se define como un nivel 1 1/2 LSB más allá de la última transición de código. La desviación se mide desde la mitad de cada código hasta la línea recta verdadera.

Error de no linealidad diferencial (DNL)

En un ADC ideal, las transiciones de código tienen una separación de 1 LSB. La no linealidad diferencial es la desviación máxima de este valor ideal. A menudo se especifica en términos de resolución para la que no se garantizan códigos perdidos.

Error de escala completa

La última transición (de 011 ...10 a 011 . . . 11 en codificación de complemento a dos) debe producirse para una tensión analógica 1 1/2 LSB por debajo del fondo de escala nominal (2,499886 V para el rango ±2,5 V). El error de fondo de escala es la desviación del nivel real de la última transición con respecto al nivel ideal.

Error de cero bipolar

Diferencia entre la tensión de entrada media ideal (0 V) y la tensión real que produce el código de salida media.

Error de cero unipolar

En el modo unipolar, la primera transición debe producirse a un nivel 1/2 LSB por encima de la tierra analógica. El error de cero unipolar es la desviación de la transición real desde ese punto.

Rango dinámico libre de espurios (SFDR)

La diferencia, en decibelios (dB), entre la amplitud eficaz de la señal de entrada y el pico de la señal espuria.

Distorsión armónica total (THD)

La suma eficaz de los cinco primeros componentes armónicos al valor eficaz de una señal de entrada de escala completa, expresada en decibelios.

Relación señal/ruido (SNR)

La relación entre el valor eficaz de la señal de entrada real y la suma eficaz de todos los demás componentes espectrales por debajo de la frecuencia de Nyquist, excluidos los armónicos y la CC. El valor de SNR se expresa en decibelios.

Relación señal/(ruido + distorsión) (S/[N+D]) Relación entre el valor eficaz de la señal de entrada real y la suma eficaz de todos los demás componentes espectrales por debajo de la frecuencia de Nyquist, incluidos los armónicos pero excluida la CC. El valor de

S/(N+D) se expresa en decibelios.

Retraso de apertura

Medida del rendimiento de adquisición medido desde el flanco de bajada de la entrada CNVST hasta que la señal de entrada se mantiene para una conversión.

Respuesta transitoria

El tiempo necesario para que el AD7671 alcance su precisión nominal después de aplicar a su entrada una función escalón a escala completa.