Descripción

Los microcontroladores PIC12(L)F1571/2 combinan las capacidades de los PWM de 16 bits con las analógicas para adaptarse a una gran variedad de aplicaciones. Estos dispositivos ofrecen tres PWM de 16 bits con temporizadores independientes para aplicaciones en las que se necesita alta resolución, como iluminación LED, motores paso a paso, fuentes de alimentación y otras aplicaciones de propósito general. Los periféricos independientes del núcleo (PWM de 16 bits, generador de forma de onda complementaria), transceptor receptor asíncrono síncrono universal mejorado (EUSART) y analógicos (ADC, comparador y DAC) permiten la comunicación y realimentación en bucle cerrado para su uso en múltiples segmentos del mercado. El periférico EUSART permite la comunicación para aplicaciones como LIN.

Esta familia de dispositivos contiene un núcleo de CPU de 8 bits de gama media mejorado. La CPU tiene 49 instrucciones. La capacidad de interrupción incluye guardado automático de contexto. La pila de hardware tiene 16 niveles de profundidad y puede reiniciarse por desbordamiento o por defecto. Dispone de modos de direccionamiento directo, indirecto y relativo. Dos registros de selección de archivos (FSR) permiten leer la memoria de programa y de datos.

  • Guardado automático del contexto de interrupción
  • Pila de 16 niveles con desbordamiento y subdesbordamiento
  • Registros de selección de archivos
  • Conjunto de instrucciones

 

Características

Arquitectura RISC optimizada para compilador C

Sólo 49 instrucciones

Velocidad de funcionamiento:

- DC - Entrada de reloj de 32 MHz

- Ciclo de instrucción mínimo de 125 ns

Capacidad de interrupción

Pila de hardware de 16 niveles de profundidad

Dos temporizadores de 8 bits

Un temporizador de 16 bits

Tres temporizadores adicionales de 16 bits disponibles utilizando los PWM de 16 bits

Reinicio de encendido (POR)

Temporizador de encendido (PWRT)

Reset de baja potencia (LPBOR)

Temporizador de vigilancia programable (WDT) de hasta 256 s

Protección por código programable

 

Características eXtreme Low-Power (XLP):

Modo de reposo: 20 nA @ 1,8 V, típico

Temporizador Watchdog: 260 nA @ 1.8V, Típico

Corriente de funcionamiento:

- 30 A/MHz a 1,8 V, típico

 

Periféricos digitales:

PWM de 16 bits:

- Tres PWM de 16 bits con temporizadores independientes

- Múltiples modos de salida (alineado por el borde, alineado por el centro, establecer y alternar en coincidencia de registro)

- Ajustes de usuario para fase, ciclo de trabajo, periodo, desplazamiento y polaridad

- Temporizador de 16 bits

- Interrupciones generadas en función de las coincidencias del temporizador con los registros Offset, Duty Cycle, Period y Phase.

Generador de forma de onda complementaria (CWG):

- Control de banda muerta de flanco ascendente y descendente

- Múltiples fuentes de señal

Receptor transceptor asíncrono universal mejorado (EUSART):

- Admite aplicaciones LIN

 

CPU DE GAMA MEDIA MEJORADA

Esta familia de dispositivos contiene un núcleo de CPU de 8 bits de gama media mejorado. La CPU tiene 49 instrucciones. La capacidad de interrupción incluye guardado automático de contexto. La pila de hardware tiene 16 niveles de profundidad y puede reiniciarse por desbordamiento o por defecto. Dispone de modos de direccionamiento directo, indirecto y relativo. Dos registros de selección de archivos (FSR) permiten leer la memoria de programa y de datos.

  • Guardado automático del contexto de interrupción
  • Pila de 16 niveles con desbordamiento y subdesbordamiento
  • Registros de selección de archivos
  • Conjunto de instrucciones

Durante las interrupciones, ciertos registros se guardan automáticamente en registros sombra y se restauran al volver de la interrupción. Esto ahorra espacio en la pila y código de usuario.

Estos dispositivos tienen una memoria hardware de pila, de 15 bits de ancho y 16 palabras de profundidad. Un desbordamiento o subdesbordamiento de la pila activará el bit correspondiente (STKOVF o STKUNF) en el registro PCON y, si está activado, provocará un reinicio del software.

Hay dos registros de selección de archivos (FSR) de 16 bits. Los FSR pueden acceder a todos los registros de archivo y a la memoria de programa, lo que permite un puntero de datos para toda la memoria. Cuando un FSR apunta a la memoria de programa, hay un ciclo de instrucción adicional en las instrucciones que utilizan INDF para permitir la obtención de los datos. La memoria de propósito general también puede direccionarse linealmente, lo que permite acceder a datos contiguos de más de 80 bytes. También hay nuevas instrucciones para los FSR.

Hay 49 instrucciones para la CPU de gama media mejorada para apoyar las características de la CPU.

 

ORGANIZACIÓN DE LA MEMORIA

Estos dispositivos contienen los siguientes tipos de memoria:

  • Memoria de programa:

- Palabras de configuración

- ID del dispositivo

- ID de usuario

- Memoria de programa Flash

  • Memoria de datos:

- Registros del núcleo

- Registros de funciones especiales

- RAM de propósito general

- RAM común

Las siguientes funciones están asociadas con el acceso y el control de la memoria de programa y la memoria de datos:

  • PCL y PCLATH
  • Pila
  • Direccionamiento indirecto