Descripción:

Los S29GL01G/512/256/128S son productos flash MIRRORBIT™ Eclipse fabricados con tecnología de proceso de 65 nm. Estos dispositivos ofrecen un tiempo de acceso rápido a la página de tan sólo 15 ns con un tiempo de acceso aleatorio correspondiente de tan sólo 90 ns. Incorporan un búfer de escritura que permite programar un máximo de 256 palabras/512 bytes en una sola operación, lo que se traduce en un tiempo de programación efectivo más rápido que los algoritmos de programación estándar. Esto hace que estos dispositivos sean ideales para las aplicaciones integradas actuales que requieren mayor densidad, mejor rendimiento y menor consumo de energía.

 

Características:

  • Núcleo CMOS de 3,0 V con E/S versátil
  • Tecnología MIRRORBIT™ Eclipse de 65 nm.
  • Alimentación única (VCC) para lectura / programación / borrado (2,7 V a 3,6 V)
  • Función de E/S versátil

- Amplio rango de tensión de E/S (VIO): 1,65 V a VCC

  • ×16 bus de datos
  • Lectura de página asíncrona de 32 bytes
  • Memoria intermedia de programación de 512 bytes

- Programación en múltiplos de página, hasta un máximo de 512 bytes

  • Opciones de palabra única y programa múltiple en la misma palabra
  • Comprobación y corrección automática de errores (ECC): ECC de hardware interno con corrección de errores de un bit
  • Borrado de sectores

- Sectores uniformes de 128 kbytes

  • Comandos de suspensión y reanudación para operaciones de programación y borrado
  • Registro de estado, sondeo de datos y métodos de pin listo/ocupado para determinar el estado del dispositivo.
  • Protección avanzada del sector (ASP)

- Métodos de protección volátiles y no volátiles para cada sector

  • Matriz separada de programas de un solo uso (OTP) de 1024 bytes con dos regiones bloqueables
  • Tabla de parámetros de la interfaz flash común (CFI)
  • Rango de temperatura / grado

- Industrial (-40°C a +85°C)

  • 100.000 ciclos de programación/borrado
  • 20 años de conservación de datos
  • Opciones de envasado

- TSOP de 56 patillas

 

Resumen del producto:

La familia GL-S consta de dispositivos de memoria flash no volátil de 128-Mb a 1-Gb, núcleo de 3,0 V, E/S versátil. Estos dispositivos tienen un bus de datos de 16 bits (palabra) de ancho y sólo utilizan direcciones de límite de palabra. Todos los accesos de lectura proporcionan 16 bits de datos en cada ciclo de transferencia del bus. Todas las escrituras toman 16 bits de datos de cada ciclo de transferencia de bus.

La familia GL-S combina las mejores características de las memorias flash eXecute-In-Place (XIP) y de almacenamiento de datos. Esta familia ofrece el rápido acceso aleatorio de las memorias flash XIP junto con la alta densidad y la rápida velocidad de programación de las memorias flash de almacenamiento de datos.

El acceso de lectura a cualquier ubicación aleatoria tarda entre 90 ns y 120 ns, dependiendo de la densidad del dispositivo y del voltaje de la fuente de alimentación de E/S. Cada acceso aleatorio (inicial) lee un grupo completo de datos alineados de 32 bytes denominado página. Se pueden leer otras palabras dentro de la misma página cambiando sólo los 4 bits de orden inferior de la dirección de palabra. Cada acceso dentro de la misma página tarda entre 15 ns y 30 ns. Esto se denomina lectura en modo página. Cambiando cualquiera de los bits superiores de dirección de palabra se seleccionará una página diferente y comenzará un nuevo acceso inicial. Todos los accesos de lectura son asíncronos.

 

Mapa de direcciones S29GL-S:

La lógica de control del dispositivo se subdivide en dos secciones operativas paralelas, el controlador de interfaz host (HIC) y el controlador de algoritmo integrado (EAC). El HIC supervisa los niveles de señal en las entradas del dispositivo y acciona las salidas según sea necesario para completar las transferencias de datos de lectura y escritura con el sistema host. El HIC suministra datos del mapa de direcciones introducido actualmente en las transferencias de lectura; coloca la información de direcciones y datos de las transferencias de escritura en la memoria de comandos del EAC; notifica al EAC la transición de alimentación, el reinicio del hardware y las transferencias de escritura. El EAC busca en la memoria de comandos, después de una transferencia de escritura, secuencias de comandos legales y realiza los algoritmos incrustados relacionados.

Cambiar los datos no volátiles de la matriz de memoria requiere una compleja secuencia de operaciones que se denominan algoritmos integrados (EA). Los algoritmos son gestionados en su totalidad por el EAC interno del dispositivo. Los algoritmos principales realizan la programación y el borrado de los datos de la matriz principal. El sistema host escribe códigos de comando en el espacio de direcciones del dispositivo flash. El EAC recibe los comandos, realiza todos los pasos necesarios para completar el comando y proporciona información de estado durante el progreso de un EA.