Description :

Les FPGA Intel® Cyclone® 10 LP sont optimisés pour un faible coût et une faible puissance statique, ce qui les rend idéaux pour les applications à haut volume et sensibles aux coûts.

Les dispositifs Intel Cyclone 10 LP offrent une mer de haute densité de portes programmables, de ressources embarquées et d'E/S à usage général. Ces ressources répondent aux besoins d'expansion des E/S et d'interfaçage puce à puce. L'architecture Intel Cyclone 10 LP convient aux applications finales intelligentes et connectées dans de nombreux segments de marché :

  • Industrie et automobile
  • Radiodiffusion, filaire et sans fil
  • Calcul et stockage
  • Gouvernement, armée et aérospatiale
  • Médecine, consommation et énergie intelligente

La suite logicielle gratuite mais puissante d'outils de conception Intel Quartus® Prime Lite Edition répond aux besoins de plusieurs catégories d'utilisateurs :

  • Concepteurs de FPGA existants
  • Concepteurs embarqués utilisant le FPGA avec le processeur Nios® II
  • Étudiants et amateurs qui découvrent les FPGA

Les utilisateurs avancés qui ont besoin d'accéder à l'ensemble de la suite IP Base peuvent s'abonner à Intel Quartus Prime Standard Edition ou acheter la licence séparément.

 

Caractéristiques：

Technologie

  • Tissu FPGA à faible coût et à faible consommation d'énergie
  • Options de tension de base de 1,0 V et 1,2 V
  • Disponible dans les catégories de température commerciale, industrielle et automobile

Emballage

  • Plusieurs types de paquets et d'empreintes :

- FineLine BGA (FBGA)

- Enhanced Thin Quad Flat Pack (EQFP) (paquet plat mince amélioré)

- BGA Ultra FineLine (UBGA)

- Micro FineLine BGA (MBGA)

  • Densités de dispositifs multiples avec possibilité de migration des broches
  • Conformité RoHS6

Architecture de base

  • Éléments logiques (LE) - table de conversion (LUT) à quatre entrées et registre
  • Routage abondant/interconnexion métallique entre tous les Les

Blocs de mémoire interne

  • M9K-9 kilobits (Kb) de blocs de mémoire SRAM intégrés, cascadables
  • Configurable en RAM (port unique, double port simple ou double port réel), en tampons FIFO ou en ROM

Blocs multiplicateurs intégrés

  • Un mode multiplicateur 18 × 18 ou deux modes multiplicateurs 9 × 9, cascadables
  • Suite complète d'IP DSP pour l'accélération algorithmique

Réseaux d'horloges

  • Horloges globales pilotant l'ensemble de l'appareil et alimentant tous les quadrants de l'appareil
  • Jusqu'à 15 broches d'horloge dédiées pouvant piloter jusqu'à 20 horloges globales

Boucles à verrouillage de phase (PLL)

  • Jusqu'à quatre PLL à usage général
  • Gestion et synthèse robustes de l'horloge

E/S à usage général (GPIO)

  • Prise en charge de plusieurs normes d'E/S
  • Caractéristiques des E/S programmables
  • Émetteurs et récepteurs LVDS réels et émulés
  • Terminaison sur puce (OCT)

Atténuation de l'UFE

Détection des SEU pendant la configuration et le fonctionnement

Configuration

  • Série active (AS), série passive (PS), parallèle passif rapide (FPP)
  • Schéma de configuration JTAG
  • Décompression des données de configuration
  • Mise à jour du système à distance

 

Applications :

Industrie et automobile
Radiodiffusion, filaire et sans fil
Calcul et stockage
Gouvernement, armée et aérospatiale
Médecine, consommation et énergie intelligente

 

Éléments logiques et blocs de réseaux logiques

Le LAB se compose de 16 éléments logiques (LE) et d'un bloc de contrôle à l'échelle du LAB. Un LE est la plus petite unité logique dans l'architecture du dispositif Intel Cyclone 10 LP. Chaque LE possède quatre entrées, une table de recherche à quatre entrées (LUT), un registre et une logique de sortie. La LUT à quatre entrées est un générateur de fonctions qui peut implémenter n'importe quelle fonction à quatre variables.

 

Multiplicateurs intégrés

Chaque bloc multiplicateur intégré dans les dispositifs Intel Cyclone 10 LP prend en charge un multiplicateur 18 × 18 bits ou deux multiplicateurs 9 × 9 bits. Vous pouvez cascader les blocs multiplicateurs pour former des structures logiques plus larges ou plus profondes.

Vous pouvez contrôler le fonctionnement des blocs multiplicateurs intégrés à l'aide des options suivantes :

  • Paramétrer les cœurs IP concernés avec l'éditeur de paramètres Intel Quartus Prime
  • Inférer les multiplicateurs directement avec VHDL ou Verilog HDL

Intel et ses partenaires proposent des IP DSP populaires pour les dispositifs Intel Cyclone 10 LP, notamment :

  • Réponse impulsionnelle finie (FIR)
  • Transformée de Fourier rapide (FFT)
  • Fonctions d'oscillateur à commande numérique (NCO)

Pour un flux de conception DSP rationalisé, l'outil DSP Builder intègre le logiciel Intel Quartus Prime avec les environnements de conception MathWorks Simulink et MATLAB.