Description :

Le produit 10M08SCM153I7G appartient à la série MAX ® 10 FPGA d'INTEL.
Afin d'obtenir une faible consommation d'énergie statique, l'architecture structurelle centrale de cette série adopte une architecture à faible consommation d'énergie statique, basée sur une technologie de mémoire flash optimisée de 55 nanomètres.
Le produit est flexible et intégré, avec un seul dispositif intégrant une mémoire flash non volatile, des dispositifs logiques programmables (PLD), une mémoire vive (RAM), un traitement du signal numérique (DSP), une interface mémoire externe DDR3, un convertisseur analogique-numérique (ADC), une boucle à verrouillage de phase (PLL) et diverses normes d'E/S dans un petit boîtier de 3 mm x 3 mm.
Grâce à une méthode de configuration simple et rapide, la configuration de l'appareil peut être effectuée en moins de 10 millisecondes sur une mémoire flash sécurisée sur puce.

Les points forts des appareils Intel MAX 10 sont les suivants :
- Double configuration flash stockée en interne
- Mémoire flash utilisateur
- Soutien immédiat
- Convertisseurs analogiques-numériques intégrés (ADC)
- Prise en charge d'un processeur soft core Nios II à puce unique

 

Applications :

Ces produits constituent la solution idéale pour la gestion des systèmes, l'extension des E/S, les plans de contrôle des communications, les applications industrielles, automobiles et grand public.

 

Principaux avantages des appareils Intel MAX 10

Configuration simple et rapide：
La mémoire flash sécurisée permet de configurer l'appareil en moins de 10 ms.

Flexibilité et intégration：
Dispositif unique intégrant la logique PLD, la RAM, la mémoire flash, le traitement des signaux numériques (DSP), l'ADC, la boucle à verrouillage de phase (PLL) et les E/S
Petits boîtiers disponibles à partir de 3 mm × 3 mm

Faible consommation

Mode veille - réduction significative de la consommation en veille et reprise en moins de 1 ms

Durée de vie de la batterie plus longue - reprise à partir d'une mise hors tension complète en moins de 10 ms

Cycle de vie estimé à 20 ans

Construit sur la technologie de processus flash intégré de 55 nm de TSMC

Outils de conception à haute productivité

Intel Quartus® Prime Lite edition (licence gratuite)

Outil d'intégration du système Platform Designer (Standard)

DSP Builder pour les FPGA Intel

Nios® II Embedded Design Suite (EDS)

Technologie

Technologie de traitement TSMC Embedded Flash (Flash + SRAM) 55 nm

Emballage

Boîtiers à faible coût et à petit facteur de forme - supportent plusieurs technologies d'emballage et de brochage

Plusieurs densités de dispositifs avec des empreintes de boîtiers compatibles pour une migration transparente entre différentes densités de dispositifs

Conforme à la directive RoHS6

Architecture de base

Table de conversion (LUT) à 4 entrées et élément logique (LE) à registre unique

LEs disposés dans un bloc logique (LAB)

RAM intégrée et mémoire flash utilisateur

Horloges et PLL

Blocs multiplicateurs intégrés

E/S à usage général

Blocs de mémoire interne

Blocs de mémoire M9K-9 en kilobits (Kb)

Blocs cascadables pour créer des fonctions RAM, double port et FIFO

Mémoire flash utilisateur (UFM)

Mémoire non volatile accessible à l'utilisateur

Fréquence de fonctionnement à grande vitesse

Grande taille de mémoire

Conservation élevée des données

Option d'interface multiple

Blocs multiplicateurs intégrés

Un mode multiplicateur 18 × 18 ou deux modes multiplicateurs 9 × 9

Blocs cascadables permettant de créer des filtres, des fonctions arithmétiques et des pipelines de traitement d'images
CDA

Registre d'approximation successive (SAR) de 12 bits

Jusqu'à 17 entrées analogiques

Vitesse cumulée jusqu'à 1 million d'échantillons par seconde ( MSPS)

Capacité de détection de la température intégrée
Réseaux d'horloges

Soutien aux horloges mondiales

Fréquence élevée dans le réseau d'horloge
Oscillateur interne

Oscillateur en anneau interne intégré

PLL

Basé sur l'analogique

Faible gigue

Synthèse d'horloge de haute précision

Compensation du retard de l'horloge

Mise en mémoire tampon sans délai

Plusieurs prises de sortie
E/S à usage général (GPIO)

Prise en charge de plusieurs normes d'E/S

Terminaison sur puce (OCT)

Jusqu'à 720 mégabits par seconde (Mbps) Récepteur et émetteur LVDS
Interface de mémoire externe (EMIF)

Prend en charge les interfaces de mémoire externe jusqu'à 600 Mbps :

DDR3, DDR3L, DDR2, LPDDR2 (sur 10M16, 10M25, 10M40 et 10M50).

SRAM (support matériel uniquement)

Remarque :

EMIF n'est pris en charge que dans certaines combinaisons de densité de périphériques et de boîtiers Intel MAX 10. Pour plus d'informations, reportez-vous au Guide de l'utilisateur de l'interface mémoire externe.

Pour une performance de 600 Mbps, le niveau de vitesse -6 est requis. Les performances varient en fonction du type de périphérique (commercial, industriel ou automobile) et du niveau de vitesse du périphérique (-6 ou -7). Reportez-vous à la fiche technique du FPGA Intel MAX 10 ou à l'estimateur de spécifications de l'interface mémoire externe pour plus de détails.

Configuration

Configuration interne

JTAG

Options de cryptage et de compression Advanced Encryption Standard (AES) 128 bits

Conservation des données de la mémoire flash pendant 20 ans à 85 °C

Schémas d'alimentation électrique flexibles

Options d'alimentation simple et double

Mise hors tension de la mémoire tampon d'entrée contrôlée dynamiquement

Mode veille pour une réduction dynamique de la consommation d'énergie

 

Options de fonctionnalités pour les appareils Intel MAX 10

Compact

Dispositifs dont l'architecture de base comporte une image de configuration unique avec capacité d'auto-configuration

Flash

Appareils dont l'architecture de base comprend

Image de double configuration avec capacité d'auto-configuration

Possibilité de mise à jour du système à distance

Initialisation de la mémoire

Analogique

Appareils dont l'architecture de base comprend

Image de double configuration avec capacité d'auto-configuration

Possibilité de mise à jour du système à distance

Initialisation de la mémoire

ADC intégré