Description
La famille STM8L05xxx à très faible consommation d'énergie est dotée d'un cœur de CPU STM8 amélioré offrant une puissance de traitement accrue (jusqu'à 16 MIPS à 16 MHz) tout en conservant les avantages d'une architecture CISC avec une densité de code améliorée, un espace d'adressage linéaire de 24 bits et une architecture optimisée pour les opérations à faible consommation d'énergie.
La famille comprend un module de débogage intégré avec une interface matérielle (SWIM) qui permet un débogage non intrusif dans l'application et une programmation Flash ultra-rapide.
Les microcontrôleurs STM8L05xxx de la gamme Value Line à haute densité sont dotés d'une EEPROM de données intégrée et d'une mémoire Flash de programmation à faible consommation d'énergie, à basse tension et à alimentation unique.
Tous les dispositifs offrent un CAN 12 bits, une horloge en temps réel, quatre temporisateurs 16 bits, un temporisateur 8 bits ainsi qu'une interface de communication standard telle que deux SPI, I2C, trois USART et un LCD 8×24 ou 4×28 segments. L'écran LCD 8×24 ou 4×28 segments est disponible sur la ligne de valeur haute densité STM8L05xxx.
La famille STM8L05xxx fonctionne de 1,8 V à 3,6 V et est disponible dans une plage de température allant de -40 à +85 °C.
La conception modulaire du jeu de périphériques permet de retrouver les mêmes périphériques dans différentes familles de microcontrôleurs ST, y compris les familles 32 bits. La transition vers une autre famille est donc très facile et encore plus simplifiée par l'utilisation d'un ensemble commun d'outils de développement.
Tous les produits STM8L ultra basse consommation de la gamme Value Line sont basés sur la même architecture, avec le même mappage de la mémoire et un brochage cohérent.
Caractéristiques :
- Conditions de fonctionnement
- Alimentation électrique : 1,8 V à 3,6 V
- Plage de température : -40 °C à 85 °C
- Caractéristiques à faible consommation d'énergie
- 5 modes de faible consommation : Attente, exécution à faible consommation (5,9 µA), attente à faible consommation (3 µA), halte active avec RTC complet (1,4 µA), halte (400 nA).
- Consommation dynamique : 200 µA/MHz + 330 µA
- Fuites ultra-faibles par I/0 : 50 nA
- Réveil rapide depuis l'arrêt : 4,7 µs
- Cœur STM8 avancé
- Architecture de Harvard et pipeline à trois niveaux
- Fréquence maximale 16 MHz, 16 MIPS CISC en crête
- Jusqu'à 40 sources d'interruption externes
- Réinitialisation et gestion de l'offre
- Réinitialisation BOR à faible consommation et ultra-sûre avec 5 seuils programmables
- POR/PDR à très faible consommation
- Détecteur de tension programmable (PVD)
- Gestion de l'horloge
- Oscillateurs à cristaux de 32 kHz et de 1 à 16 MHz
- RC interne de 16 MHz réglée en usine
- 38 kHz faible consommation RC
- Système de sécurité de l'horloge
- RTC à faible consommation
- Calendrier BCD avec interruption de l'alarme
- Étalonnage numérique avec une précision de +/- 0,5 ppm
- Détection avancée de la fraude
- LCD : 8×24 ou 4×28 avec convertisseur élévateur
- Mémoires
- Mémoire de programme Flash de 64 Ko et EEPROM de 256 octets avec ECC, RWW
- Modes de protection flexibles en écriture et en lecture
- 4 KB de RAM
DMA
- 4 canaux supportant ADC, SPI, I2C, USART, timers
- 1 canal pour la mémoire à mémoire
- ADC 12 bits jusqu'à 1 Msps/27 canaux
- Tension de référence interne
- Minuteries
- Trois temporisateurs 16 bits à 2 canaux (utilisés comme IC, OC, PWM), codeur en quadrature
- Une minuterie de contrôle avancée de 16 bits avec 3 canaux, prenant en charge le contrôle du moteur
- Un timer de 8 bits avec un prescaler de 7 bits
- 2 chiens de garde : 1 fenêtre, 1 indépendant
- Minuterie de signaux sonores avec des fréquences de 1, 2 ou 4 kHz
- Interfaces de communication
- Deux interfaces série synchrones (SPI)
- I2C rapide 400 kHz SMBus et PMBus
- Trois USART (interface ISO 7816 + IrDA)
- Jusqu'à 54 E/S, toutes mappables sur des vecteurs d'interruption
- Soutien au développement
- Programmation rapide sur la puce et débogage non intrusif avec SWIM
- Chargeur de démarrage utilisant USART
Performance
Toutes les familles intègrent des cœurs à haut rendement énergétique dotés d'une architecture Harvard et d'une exécution en pipeline : le cœur STM8 avancé pour les familles STM8L et le cœur ARM Cortex™-M3 pour la famille STM32L. En outre, un soin particulier a été apporté à la conception de l'architecture afin d'optimiser les ratios mA/DMIPS et mA/MHz.
Cela permet d'obtenir des performances à très faible consommation d'énergie allant de 5 à 33,3 DMIP.
Périphériques partagés
Les STM8L05x, STM8L15x et STM32L15xx partagent des périphériques identiques qui assurent une migration très facile d'une famille à l'autre :
- Périphérique analogique : ADC1
- Périphériques numériques : RTC et certaines interfaces de communication