概要

ADF41513は超低ノイズ周波数シンセサイザで、ワイヤレス受信機および送信機のアップコンバージョンおよびダウンコンバージョン部において、26.5GHzの高域の局部発振器（LO）の実装に使用できます。ADF41513は、高性能シリコンゲルマニウム（SiGe）、バイポーラ相補型金属酸化膜半導体（BiCMOS）プロセスで設計され、-235 dBc/Hzの正規化位相雑音フロアを達成しています。位相周波数検出器（PFD）は、250 MHz（整数Nモード）/125 MHz（フラクショナルNモード）まで動作し、位相雑音とスプリアス性能を改善します。可変モジュラス、∑-Δ変調器は、49ビットの分周値を使用する場合、極めて微細な分解能を可能にします。ADF41513は、整数Nフェーズ・ロック・ループ（PLL）として使用することも、サブヘルツ周波数分解能用の固定モジュラスまたはサブヘルツの正確な周波数分解能用の可変モジュラスのいずれかを備えたフラクショナルN PLLとして使用することもできます。完全なPLLは、シンセサイザーが外部ループ・フィルターおよび電圧制御発振器（VCO）と共に使用される場合に実装される。26.5GHzの帯域幅により、周波数ダブラーや分周段が不要となり、システム・アーキテクチャが簡素化され、コストが削減されます。ADF41513は、24リード、4mm×4mmのコンパクトなLFCSPにパッケージされています。

 

特徴

1 GHz～26.5 GHzの帯域幅

超低ノイズPLL

整数N = -235 dBc/Hz、小数N = -231 dBc/Hz

高い最大PFD周波数

整数N = 250 MHz、小数N = 125 MHz

25ビット固定/49ビット可変小数モジュラス・モード

シングルエンド基準入力

3.3V電源、3.3Vチャージポンプ

統合された1.8Vロジック機能

位相再同期

プログラム可能なチャージポンプ電流16×レンジ

デジタルロック検出

レジスタ・リードバック・オプション付き3線シリアル・インターフェース

ハードウェアおよびソフトウェアのパワーダウン・モード

動作範囲：-40°C～+105°C

 

アプリケーション

試験装置と計測器

無線インフラ

マイクロ波ポイント・トゥ・ポイントおよびマルチポイント無線機

超小型開口ターミナル（VSAT）無線機

航空宇宙・防衛

 

アプリケーション情報

スパー機構

このセクションでは、PLL で発生する 2 つの異なるスプリアニメカニズムと、ADF41513 でそれらを最小化する方法について説明する。

整数バウンダリースパー

RF VCO 周波数と基準周波数の相互作用により、整数境界スパーが発生します。これらの周波数が整数関係にない場合（フラクショナル N シンセサイザーのポイント）、VCO 出力スペクトルには、基準周波数と VCO 周波数の整数倍の間のビート音または差分周波数に対応するオフセット周波数でスプリアスサイドバンドが現れます。このようなスパーはループ・フィルターによって減衰され、差分周波数がループ帯域幅内にあるような、リファレンスの整数倍に近いチャンネルで顕著になります。

 リファレンス・スパーズ

基準オフセットはループ帯域幅のはるか外側にあるため、フラクショナルNシンセサイザーでは基準スパーは一般に問題にならない。しかし、ループをバイパスする基準フィードスルーのメカニズムは問題を引き起こす可能性があります。低レベルのオンチップ基準スイッチングノイズが RFINA ピンまたは RFINB ピンを経由して VCO にフィードスルーされると、基準スプリアスレベルが -90 dBc と高くなる可能性があります。PCB レイアウトでは、基板上のフィードスルー経路の可能性を避けるため、VCO トレースと入力リファレンス間の適切な絶縁を確保する必要があります。

位相同期

25ビットのフラクショナルN PLLの出力は、入力基準に対して225の位相オフセットのいずれかに落ち着きます。ADF41513の位相再同期機能は、入力基準に対して一貫した出力位相オフセットを生成します。この入力基準に対する一貫した出力位相オフセットは、デジタル・ビームフォーミングなど、出力位相と周波数が重要なアプリケーションで必要です。位相再同期を使用する際に特定のRF出力位相をプログラムするには、位相プログラマビリティのセクションを参照してください。

モジュラス

モジュラス（MOD）の選択は、利用可能な基準信号（REFIN）とRF出力で必要なチャネル分解能（fRES）に依存する。