説明

 CY7C1444KV33/CY7C1445KV33 SRAMは、1M×36/2M×18のSRAMセルを高度な同期周辺回路と内部バースト動作用の2ビットカウンタとともに集積しています。すべての同期入力は、ポジティブ・エッジ・トリガ・クロック(CLK)入力によって制御されるレジスタによってゲートされます。同期入力には、全アドレス、全データ入力、アドレス-パイプライン・チップ・イネーブル(CE1)、深度拡張チップ・イネーブル(CE2およびCE3)、バースト制御入力(ADSC、ADSP、ADV)、書き込みイネーブル(BWX、BWE)、グローバル書き込み(GW)が含まれる。非同期入力には、出力イネーブル(OE)と ZZ ピンが含まれる。アドレスとチップイネーブルは、アドレス・ストローブ・プロセッサ(ADSP)またはアドレス・ストローブ・コントローラ(ADSC)のいずれかがアクティブのとき、クロックの立ち上がりエッジで登録される。後続のバースト・アドレスは、アドバンス・ピン(ADV)によって制御され、内部で生成することができる。アドレス、データ入力、および書き込み制御は、自己タイミング書き込みサイクルを開始するためにオンチップで登録される。このデバイスは、バイト・ライト動作をサポートしている(詳細は、ピンの説明と真理値表を参照)。書き込みサイクルは、バイト書き込み制御入力によって制御されるように、1バイト幅から4バイト幅まで可能である。GWアクティブLOWで全バイトが書き込まれる。このデバイスには、パイプライン・イネーブル・レジスタが追加されており、選択解除が実行されると、出力バッ ファーのターンオフをさらに1サイクル遅らせる。この機能により、システム性能に影響を与えることなく深さを拡張することができます。CY7C1444KV33/CY7C1445KV33 SRAMは+3.3Vコア電源で動作し、すべての出力は+3.3Vまたは+2.5V電源で動作します。すべての入出力はJEDEC標準のJESD8-5互換です。

 

特徴

最大250 MHzのバス動作をサポート

使用可能な速度グレードは250 MHz

パイプライン動作のための登録された入出力

パフォーマンスに最適(ダブルサイクル非選択)

深さの拡大 w待機状態なし

3.3Vコア電源

2.5Vまたは3.3VのI/O電源

クロックから出力までの時間が速い

2.5 ns(250 MHzデバイスの場合)

高性能の3-1-1-1アクセス・レートの提供

インターリーブまたはリニア・バーストをサポートするユーザー選択可能なバースト・カウンター諸文

プロセッサとコントローラのアドレス・ストロボを分離

同期自己タイミング書き込み

非同期出力イネーブル

CY7C1444KV33, CY7C1445KV33 は、JEDEC 規格の鉛フリー 100 ピン TQFP パッケージで供給可能。

ZZ "スリープ・モード・オプションn

 

機能概要

すべての同期入力は、クロックの立ち上がりエッジによって制御される入力レジスタを通過する。すべてのデータ出力は、クロックの立ち上がりエッジで制御される出力レジスタを通過します。CY7C1444KV33/CY7C1445KV33は、リニアまたはインターリーブバーストシーケンスを使用するシステムで2次キャッシュをサポートします。インターリーブされたバースト順序は、Pentiumプロセッサをサポートします。バースト順序はユーザーが選択可能で、MODE入力をサンプリングすることで決定されます。アクセスは、プロセッサ・アドレス・ストローブ(ADSP)またはコントローラ・アドレス・ストローブ(ADSC)のいずれかで開始できる。バースト・シーケンス中のアドレス・アドバンスは、ADV入力によって制御される。2ビットのオンチップ・ラップアラウンド・バースト・カウンタは、バースト・シーケンスの最初のアドレスをキャプチャし、残りのバースト・アクセスのためにアドレスを自動的にインクリメントする。バイト・ライト動作は、バイト・ライト・イネーブル(BWE)およびバイト・ライト・セレクト(BWX)入力で決定される。グローバル・ライト・イネーブル(GW)は、すべてのバイト書き込み入力をオーバーライドし、4バイトすべてにデータを書き込む。すべての書き込みは、オンチップ同期自己タイミング書き込み回路により簡素化されている。同期チップ・セレクトCE1、CE2、CE3および非同期出力イネーブル(OE)により、バンク選択と出力トライステート制御が容易です。CE1がHIGHの場合、ADSPは無視される。

最大定格を超えると、装置の耐用年数が短くなることがあります。

 

文書履歴ページ

2015/04/09 ステータスを予備から最終に変更。

2015/05/07 機能概要を更新しました:ZZモードの電気特性を更新IDDZZパラメータの最大値を89 mAから75 mAに変更

2016/05/07 中性子ソフトエラーイミュニティを更新:LSBUパラメータに対応する「Typ」と「Max」列の値を更新。新しいテンプレートに更新。