説明

製品 EP4CE22F17C8N は、アルテラの新しい Cyclone ® IV E FPGA デバイス・シリーズに属します。このシリーズの製品は2つの電源しか必要としないため、配電網が大幅に簡素化され、回路基板のコストが削減され、回路基板のスペースが最小化され、設計時間が短縮されます。統合トランシーバー・オンチップ・アーキテクチャーを利用することで、マザーボードの設計と統合を簡素化できます。さらに、柔軟なトランシーバ・クロック・アーキテクチャにより、利用可能なトランシーバ・リソースをフルに活用しながら複数のプロトコルを実装することができます。
Cyclone IV E FPGA シリーズは、最適化された 60 ナノメータ低消費電力プロセス上に構築され、前世代の Cyclone ® FPGA を継承しています。III FPGA の低消費電力をリードする利点は、コア電圧を低減する一方で、前世代製品と比較して総消費電力を 25% 削減しました。デザイン・インプリメンテーションの詳細により、性能の向上、サイズの縮小、消費電力の低減が可能です。以前は、レイアウトと配線設計プロセスを通じて、性能とサイズがレジスタ転送レベル（RTL）内で自動的にバランスされていました。

 

アプリケーション

小さなアプリケーション：
ワイヤレスフィールド
有線フィールド
放送分野
産業部門
消費者産業、通信産業など

 

サイクロンIVデバイス・ファミリーの特徴

ユーザー・モード中の巡回冗長検査（CRC）エラー検出機能は、すべての Cyclone IV GX デバイスでサポートされています。Cyclone IV E デバイスでは、この機能はコア電圧が 1.2 V のデバイスでのみサポートされます。

サイクロンIV E-低電力、高機能、最低コスト

Cyclone IV Eデバイスは、1.0Vと1.2Vのコア電圧で提供される。

Cyclone IV Eデバイスは、様々なI/Oピン数を持つ省スペースの拡張薄型クワッド・フラット・パック（EQFP）およびFineLine BGA（FBGA）パッケージで提供されます。

低コスト、低消費電力の FPGA ファブリック：

6K～150Kのロジック・エレメント

最大6.3MBの内蔵メモリ

DSP処理を多用するアプリケーション向けに最大360個の18×18乗算器

総電力1.5W以下のプロトコル・ブリッジ・アプリケーション

最大532のユーザーI/O

最大840Mbpsトランスミッター（Tx）、875Mbps RxのLVDSインターフェース

最大200 MHzのDDR2 SDRAMインターフェースをサポート

QDRII SRAMおよび最大167MHzのDDR SDRAMをサポート

デバイスあたり最大8つのPLL（位相同期ループ

商業用および工業用温度グレードで提供

DDR2 SDRAMの外部メモリ仕様

Quartus IIソフトウェア・バージョン10.0では、Cyclone IV E I8Lスピード・グレードは、カラムおよびロウI/Oで最大クロックレート150MHzのフルレートDDR2 SDRAMをサポートしました。この最大クロック・レートは、タイミング・モデルの最終化が待たれる暫定的な仕様です。

Quartus IIソフトウェア・バージョン10.0 SP1以降では、Cyclone IV Eデバイス・ファミリのタイミング・モデルの最終化に伴い、Cyclone IV E I8Lスピード・グレードのカラムおよびロウI/OのフルレートDDR2 SDRAM最大クロック・レート仕様が改訂されました。

デバイスファミリーのバリエーションと高速トランシーバー

Cyclone IVデバイス・ファミリーには、異なるアプリケーション要件に対応するために最適化された2つのバリエーションがあります。Cyclone IV GXデバイスは、物理コーディング・サブレイヤー（PCS）と物理メディア・アタッチメント（PMA）をサポートし、最大3.125Gbpsのデータレートで独立して動作可能な最大8個の全二重高速トランシーバーと、PCI ExpressハードIPブロックを搭載しています。Cyclone IV Eデバイスは、最低コストで低消費電力、高機能を実現するために強化されています。アプリケーションに最大3.125Gbpsの高速トランシーバーが必要な場合は、GXデバイスを選択してください。そうでない場合は、最低コストで高機能を実現するEバリアントを選択してください。

外部メモリ・インターフェース

Cyclone IVデバイスは、SDR、DDR、DDR2 SDRAM、およびQDRII SRAMインターフェイスをデバイスの上面、底面、および右側面でサポートします。Cyclone IV Eデバイスは、デバイスの左側でもこれらのインターフェイスをサポートします。インターフェイスは、より柔軟なボード設計を可能にするために、デバイスの2つ以上の側面にまたがっている場合があります。Altera® DDR SDRAM メモリ・インターフェイス・ソリューションは、PHY インターフェイスとメモリ・コントローラで構成されます。アルテラはPHY IPを提供しており、独自のカスタム・メモリ・コントローラまたはアルテラが提供するメモリ・コントローラと組み合わせて使用することができます。Cyclone IV デバイスは、DDR および DDR2 SDRAM インターフェースでのエラー訂正符号化 (ECC) ビットの使用をサポートします。