Описание:

AD9154BCPAZ - это четырехканальный 16-битный аналого-цифровой преобразователь с высоким динамическим диапазоном, который может генерировать несколько несущих до частоты Найквиста в режиме базовой полосы, обеспечивая максимальную частоту дискретизации 2,4 GSPS. Изделие имеет функции оптимизации выходного сигнала, определения мощности входных сигналов (например, сложной цифровой модуляции), компенсации усиления, фазы и смещения, а также прямого преобразования для приложений передачи. Оно может быть напрямую состыковано с радиочастотным ортогональным модулятором ADRF6720-27 производства ADI. В смешанном режиме устройство может восстанавливать несущую во второй и третьей областях Найквиста. Интерфейс последовательного порта позволяет программировать и считывать внутренние параметры. Программирование может осуществляться в диапазоне выходного тока полной шкалы от 4 мА до 20 мА.

Сверхширокая полоса пропускания сигнала позволяет создавать новые широкополосные и многодиапазонные беспроводные приложения.

Передовые технологии проектирования с низким уровнем помех и искажений обеспечивают высокое качество синтеза широкополосных сигналов от базовой полосы до высоких промежуточных частот.

Поддержка JESD204B Subclass 1 упрощает синхронизацию нескольких микросхем.

Малый размер корпуса с площадью основания 12 мм × 12 мм.

 

Особенности：

Скорость ввода может достигать 1 GSPS
Эксклюзивный дизайн с низким уровнем помех и искажений
Параметры одной несущей: Полоса пропускания (BW) LTE 20 МГц, ACLR=77 dBc，180 МГц ПЧ
Шесть параметров несущей: GSM IMD=78 dBc, с интервалом волны загрузки 600 кГц при ПЧ 180 МГц
SFDR=72 дБк, ПЧ 180 МГц, - 6 дБФС одиночный тон
Оснащен 8-канальным интерфейсом JESD204B
Поддержка синхронизации нескольких чипов
Фиксированная задержка
Компенсация задержки генератора данных
Может выполнять определение мощности входного сигнала
Высокопроизводительный тактовый умножитель с фазовой автоподстройкой (PLL) с низким уровнем шума
Цифровой антисинусоидальный фильтр
Цифровая ортогональная модуляция с использованием цифровых управляемых осцилляторов
Гибридный режим в полосе частот Найквиста
Дополнительные фильтры интерполяции для 1, 2, 4 и 8
Низкие параметры энергопотребления: 2,11 Вт, 1,6 GSPS
Полные условия эксплуатации

 

Приложения:

Беспроводная связь, широкополосные ретрансляторы, микроволновые радиостанции "точка-точка", программно-определяемые радиостанции, приборы, разнесение передачи, множественные входы/множественные выходы (MIMO)

 

РАБОТА С ПОСЛЕДОВАТЕЛЬНЫМ ПОРТОМ

Интерфейс последовательного порта (SPI) - это гибкий синхронный последовательный порт связи, который позволяет легко взаимодействовать со многими стандартными микроконтроллерами и микропроцессорами. Интерфейс обеспечивает доступ для чтения/записи ко всем регистрам, конфигурирующим AD9154. Поддерживаются форматы передачи данных MSB first или LSB first.

SPI может быть настроен как 4-проводной или 3-проводной интерфейс, в котором вход и выход разделяет одноконтактный вход/выход SDIO.

Цикл обмена данными с AD9154 состоит из двух фаз. Фаза 1 - это цикл команд (запись байта команд в устройство), совпадающий с первыми 16 фронтами нарастающего сигнала SCLK. Слово инструкции предоставляет контроллеру последовательного порта информацию о цикле передачи данных, второй фазе цикла обмена данными. Слово инструкции фазы 1 определяет, будет ли предстоящая передача данных чтением или записью, а также адрес стартового регистра для последующей передачи данных.

Логический высокий уровень на выводе CS, за которым следует логический низкий уровень, сбрасывает синхронизацию последовательного порта в исходное состояние цикла команд.

Из этого состояния следующие 16 нарастающих фронтов SCLK представляют собой биты команд текущей операции ввода/вывода (I/O).

Оставшиеся фронты SCLK предназначены для фазы 2 цикла обмена данными. Фаза 2 - это собственно передача данных между устройством и системным контроллером. Фаза 2 цикла обмена данными представляет собой передачу одного или нескольких байтов данных. Для передачи N байтов в цикле передачи данных требуется восемь × N циклов SCLK. Регистры изменяются сразу после записи в последний бит каждого байта передачи, за исключением слова настройки частоты (FTW) и фазовых смещений генератора с числовым программным управлением (NCO), которые изменяются только при установке бита FTW_UPDATE_REQ слова настройки частоты.

 

ФОРМАТ ДАННЫХ

R/W, бит 15 слова инструкции, определяет, происходит ли чтение или запись данных после записи слова инструкции. Логическая 1 означает операцию чтения, а логический 0 - операцию записи. A14...A0, биты 14...0 слова инструкции, определяют регистр, к которому осуществляется доступ во время части передачи данных в цикле обмена данными. При многобайтовой передаче данных A[14:0] является начальным адресом. Остальные адреса регистров генерируются устройством на основе битов приращения адреса. Если биты приращения адреса установлены в высокий уровень (регистр 0x000, бит 5 и бит 2), многобайтовая запись по протоколу SPI начинается с адреса A[14:0] и увеличивается на 1 каждые восемь отправленных/полученных битов. Если биты инкремента адреса установлены в 0, адрес уменьшается на 1 каждые восемь битов