Описание:
Сайт Cyclone® V Устройства разработаны с учетом одновременного уменьшения энергопотребления, стоимости и время выхода на рынок требования; и растущие требования к пропускной способности для крупносерийных и чувствительных к стоимости приложений.
Cyclone V E оптимизированы для обеспечения минимальной стоимости системы и требуемой мощности для широкого спектра приложений общей логики и ЦОС.
Основные преимущества устройств Cyclone® V
Низкое энергопотребление
Создан на базе 28 нм техпроцесса TSMC с низким энергопотреблением (28LP) и включает в себя большое количество сложных блоков интеллектуальной собственности (IP)На 40% меньше энергопотребление по сравнению с устройством предыдущего поколения
Улучшенные возможности логической интеграции и дифференциации
8-входной адаптивный логический модуль (ALM)
До 13,59 мегабит (Мб) встроенной памяти
Блоки цифровой обработки сигналов (ЦОС) с переменной точностью
Увеличенная пропускная способность
- гигабит в секунду (Гбит/с) и 144 Гбит/с приемопередатчиков
- Контроллеры жесткой памяти
Система жесткого процессора (HPS) со встроенным Arm* Cortex* -A9 MPCore* процессор
Тесная интеграция двухъядерного процессора Arm* Cortex* -A9 MPCore*, жесткого IP и FPGA в одной системе-на-кристалле (SoC) Cyclone® V
Поддержка пиковой пропускной способности более 128 Гбит/с с интегрированной когерентностью данных между процессором и тканью FPGA.
Самая низкая стоимость системы
Для работы требуется только два напряжения на сердечнике
Поставляется в недорогой упаковке из проволочной ленты
Включает такие инновационные функции, как конфигурация по протоколу (CvP) и частичная реконфигурация
Характеристики
Технология
- 28-нм техпроцесс TSMC с низким энергопотреблением (28LP)
- 1,1 В напряжение на сердечнике
Упаковка
- Проволочная связка с низкогалогенными пакетами
- Несколько плотностей устройств с совместимыми размерами корпусов для беспрепятственной миграции между различными плотностями устройств
- Соответствует RoHS и имеет свинцовое покрытие(1)опции
Высокопроизводительная ткань FPGA Улучшенный 8-входовой ALM с четырьмя регистрами
Внутренние блоки памяти
- M10K-10-килобитные блоки памяти с мягким кодом коррекции ошибок (ECC)
- Блок логического массива памяти (MLAB)-640-битная распределенная LUTRAM, где в качестве памяти MLAB можно использовать до 25% ALM.
Встраиваемые жесткие IP-блоки
ЦОС с переменной точностью
- Встроенная поддержка до трех уровней точности обработки сигнала (три 9 x 9, два 18 x 18 или один 27 x 27 умножитель) в одном блоке DSP с переменной точностью
- 64-битный аккумулятор и каскад
- Встроенная внутренняя память коэффициентов
- Дозатор/субтрактор для повышения эффективности
Memory controller DDR3, DDR2, and LPDDR2 with 16 and 32 bit ECC support
Embedded transceiver I/O PCI Express* (PCIe*) Gen2 and Gen1 (x1, x2, or x4) hard IP with multifunction support, endpoint, and root port
Часовые сети
- Up to 550 MHz global clock network
- Global, quadrant, and peripheral clock networks
- Clock networks that are not used can be powered down to reduce dynamic power
Циклы с фазовой автоподстройкой (PLL)
- Precision clock synthesis, clock delay compensation, and zero delay buffering (ZDB)
- Integer mode and fractional mode
FPGA General-purpose I/Os (GPIOs)
- 875 megabits per second (Mbps) LVDS receiver and 840 Mbps LVDS transmitter
- 400 MHz/800 Mbps external memory interface
- Оконечное устройство на кристалле (OCT)
- 3.3 V support with up to 16 mA drive strength
Low-power high-speed serial interface
- 614 Mbps to 6.144 Gbps integrated transceiver speed
- Transmit pre-emphasis and receiver equalization
- Dynamic partial reconfiguration of individual channels
HPS (Cyclone V SE, SX, and ST devices only)
- Single or dual-core Arm Cortex-A9 MPCore processor-up to 925 MHz maximum frequency with support for symmetric and asymmetric multiprocessing
- Interface peripherals—10/100/1000 Ethernet media access control (EMAC), USB 2.0 On-The-GO (OTG) controller, quad serial peripheral interface (QSPI) flash controller, NAND flash controller, Secure Digital/MultiMediaCard (SD/MMC) controller, UART, controller area network (CAN), serial peripheral interface (SPI), I2C interface, and up to 85 HPS GPIO
interfaces
- System peripherals—general-purpose timers, watchdog timers, direct memory access (DMA) controller, FPGA configuration manager, and clock and reset managers
- On-chip RAM and boot ROM
- HPS–FPGA bridges—include the FPGA-to-HPS, HPS-to-FPGA, and lightweight HPS-to-FPGA bridges that allow the FPGA fabric to issue transactions to slaves in the HPS, and vice versa
- FPGA-to-HPS SDRAM controller subsystem—provides a configurable interface to the multiport front end (MPFE) of the HPS SDRAM controller
- Arm CoreSight™ JTAG debug access port, trace port, and on-chip trace storage
Конфигурация
- Tamper protection—comprehensive design protection to protect your valuable IP investments
- Enhanced advanced encryption standard (AES) design security features
- CvP
- Dynamic reconfiguration of the FPGA
- Active serial (AS) x1 and x4, passive serial (PS), JTAG, and fast passive parallel (FPP) x8 and x16 configuration options
- Internal scrubbing
- Partial reconfiguration
Приложения:
Enhanced with integrated transceivers and hard memory controllers, the Cyclone® V devices are suitable for applications in the industrial, wireless and wireline, military, and automotive markets.