Описание:

 Микросхемы SRAM CY7C1444KV33/CY7C1445KV33 объединяют ячейки SRAM размером 1M × 36/2M × 18 с усовершенствованной схемой синхронной периферии и двухбитным счетчиком для внутренней пакетной обработки. Все синхронные входы управляются регистрами, контролируемыми входом тактового генератора (CLK) с положительным краем. Синхронные входы включают все адреса, все входы данных, разрешение микросхемы с конвейеризацией адресов (CE1), разрешение микросхемы с расширением глубины (CE2 и CE3), входы управления серией (ADSC, ADSP и ADV), разрешения записи (BWX и BWE) и глобальной записи (GW). Асинхронные входы включают разрешение выхода (OE) и вывод ZZ. Адреса и разрешения микросхем регистрируются по нарастающему фронту тактового генератора, когда активны либо процессор стробирования адреса (ADSP), либо контроллер стробирования адреса (ADSC). Последующие серийные адреса могут генерироваться внутренне и управляться выводом опережения (ADV). Входы адреса, данных и элементы управления записью регистрируются на кристалле для инициирования цикла самозаписи. Эта часть поддерживает операции записи байтов (см. описания выводов и таблицу истинности для более подробной информации). Циклы записи могут иметь ширину от одного до четырех байт, что контролируется входами управления записью байтов. Активный НИЗКИЙ уровень GW приводит к записи всех байтов. В этом устройстве имеется дополнительный регистр разрешения конвейерной записи, который откладывает выключение выходных буферов на дополнительный цикл при выполнении отмены выбора. Эта функция позволяет увеличить глубину памяти без ущерба для производительности системы. SRAM CY7C1444KV33/CY7C1445KV33 работают от основного источника питания +3,3 В, а все выходы - от +3,3 В или +2,5 В. Все входы и выходы совместимы с JEDEC-стандартом JESD8-5.

 

Особенности:

■ Поддерживает работу с шиной до 250 МГц

■ Доступные классы скорости - 250 МГц

■ Зарегистрированные входы и выходы для работы в конвейерном режиме

■ Оптимальная производительность (двойной цикл отмены выбора)

■ Расширение глубины wбез состояния ожидания

■ Источник питания ядра 3,3 В

■ Источник питания 2,5 В или 3,3 В для ввода/вывода

■ Быстрое время перехода от часов к выходу

❐ 2,5 нс (для 250-МГц устройства)

■ Обеспечение высокопроизводительной скорости доступа 3-1-1-1

■ Выбираемый пользователем счетчик серий с поддержкой чередующихся или линейных серийуравнения

■ Раздельные стробы адреса процессора и контроллера

■ Синхронная самозапись

■ Разрешение асинхронного выхода

■ CY7C1444KV33, CY7C1445KV33 выпускаются в 100-выводных корпусах TQFP без Pb, соответствующих стандарту JEDEC.

■ Опция спящего режима "ZZ"n

 

Функциональный обзор

Все синхронные входы проходят через входные регистры, управляемые нарастающим фронтом тактового генератора. Все выходы данных проходят через выходные регистры, управляемые по нарастающему фронту тактового генератора. CY7C1444KV33/CY7C1445KV33 поддерживают вторичный кэш в системах, использующих линейный или чередующийся порядок следования очередей. Последовательность чередующихся серий поддерживает процессоры Pentium. Порядок следования серий выбирается пользователем и определяется выборкой входа MODE. Доступ может быть инициирован как стробом адреса процессора (ADSP), так и стробом адреса контроллера (ADSC). Продвижение адреса в последовательности очередей управляется входом ADV. Двухразрядный счетчик серийного доступа с обмоткой на кристалле фиксирует первый адрес в последовательности серийного доступа и автоматически увеличивает его для остальных серийных доступов. Операции записи байтов выполняются с помощью входов разрешения записи байта (BWE) и выбора записи байта (BWX). Глобальное разрешение записи (GW) отменяет все входы записи байтов и записывает данные во все четыре байта. Все операции записи упрощаются благодаря встроенной в микросхему схеме синхронной самозаписи. Синхронные селекторы микросхем CE1, CE2, CE3 и асинхронное разрешение вывода (OE) обеспечивают простой выбор банка и управление трехпозиционным состоянием вывода. ADSP игнорируется, если CE1 находится на высоком уровне.

Превышение максимальных значений может сократить срок службы устройства.

 

Страница истории документов

04/09/2015 Изменен статус с Предварительного на Окончательный.

05/07/2015 Обновлен функциональный обзор: Обновлены электрические характеристики режима ZZ: Изменено максимальное значение параметра IDDZZ с 89 мА на 75 мА

07/05/2016 Обновлен параметр Neutron Soft Error Immunity: Обновлены значения в столбцах "Typ" и "Max", соответствующие параметру LSBU. Обновлено до нового шаблона.